球队数据与历史记录 你的高速PCB主板80分, 我的接口板80分, 互助沿途用才60分?

高速先生成员--黄刚

作念多了高速信号链路的假想和仿真后，不论条约的丰富多采，从结构上分，无非即是两类：要么即是纯板内的高速信号，例如板内的芯片到芯片的高速链路；要么就跨板信号，也即是收发芯片在两个不同的PCB板上，高速信号需要跨板相接。又偶而是合并个高速条约的信号，也可能一块PCB板走完和分两块不同的板去走。

例如公共比拟老到的PCIE5.0信号，总的损耗条目是36dB。咱们看到的大大量的哄骗场景皆是主板+金手指卡的系统，条约对这两部分的损耗也有明确的条目，是以从这个角度来说，这种跨板的链路，损耗是很好分的。

插入损耗不错通过两个板子单独来量化，那回波损耗呢？相通也能单独每块板子来界说吗？依然以上头的PCIE条约来例如，一般来说条约会界说通谈的回波损耗梗概会在8到10dB的形状。按照插入损耗的逻辑，是不是就意味着要是主板和金手指板卡两块板的回波损耗皆作念到10dB之后，合起来使用的通谈回波损耗也一定能在10dB呢？

又到了举个栗子的时候了！咱们率先营造出两个具有一定值回波损耗的PCB板，就叫它PCB板1和PCB板2吧。

Case1：PCB板1和PCB板2皆有一个110欧姆的突变点。

两块板的阻抗弧线如下，链路中间均有一个110欧姆足下的阻抗突变点，2026世界杯预选赛下单中国体彩官网如下所示：

这时候两块板子单独的回波损耗均为：17dB@25GHz。

那么要是把这两个板子级联在沿途，从全链路的阻抗弧线看，即是有两个110欧姆的阻抗突变点了：

那么公共猜猜这个级联之后的链路回波损耗还会是17dB吗？

噔的一声，为止出来了，上述两个17dB的板子级联的话，回波损耗的确只好11dB！！！

那公共可能忍不住又要问了，你这个是因为两块板子皆各有一个110欧姆的阻抗高点，两个突变点皆是大于100欧姆的同所在突变点，要是是一块板110欧姆突变点，另外一块板90欧姆突变点的话，2026FIFA世界杯中国比分网会不会有一种相互补充的后果呢？可能就立马会好了哦！

是以case2的暗示图就像底下这么了：

从TDR阻抗来看，两块板子的阻抗弧线如下：板子1-110欧姆，板子2-90欧姆。

从单独每块板子的回波损耗为止看是这么的：板子1-17dB，板子2-16dB。

又是考证公共见识的时候了，一个110欧姆，一个90欧姆的反向阻抗突变点，两块板子级联后的回波损耗到底会不会变好呢？率先咱们依然来望望级联后的全链路阻抗，能够明晰的看到这两个突变点。

回波损耗到底若何样呢？本领相关不卖关子了，径直看下图！

额，嗅觉比两个同向的110欧姆阻抗突变点级联还差？？？从考证为止上看起来至少不比它好。

行吧行吧，浅显记忆下哈。遭受这种两块以上板子去互助使用的场景，插入损耗偶而不错径直相加取得总额，然而回波损耗是万万弗成的。那么对假想和仿真端的一又友有什么启发呢？率先诚然即是链路的阻抗优化和匹配很病笃，然后即是关于回波损耗有诡计的分派，通盘弗成以发轫所说的那样，总的回波损耗条目作念到15dB，那咱们分到每块板只消皆作念到15dB就够了，这种念念想很危急，况兼是极端的哈！另外再久了一下，要是咱们只作念这个系统内部的一块板子，哪怕是别东谈主告诉你，他作念的另外一块板子回波损耗能作念到15dB，你也不要掉以轻心，最佳你依然把你我方这块板子的有诡计严格条目到20dB以下，这么和别东谈主的板子互助起来可能总链路的回波损耗才作念到15dB哦，是不是顿时就嗅觉压力很大呢，就好像下图这个情况一样被迫了。

问题：要是是你们的居品球队数据与历史记录，仅仅系统内部的其中一块板子，那么插入损耗和回波损耗若何去定呢？高速先生想听听公共不同的解决决策！